场域

材料与硅芯片

曲率原生计算底层,以及以更少资源实现更多计算的物理学研究。

底层open-PDK · Sky130
论点几何即一种材料属性
姿态模拟电路与信任根与计算同处一张织体之中
top-metal · global routing intermediate-metal · block I/O local-metal · within-block poly · device gates diffusion · active regions substrate · bulk silicon locality · 6×6 cell window root-of-trust
剖面 · 局部性插图 · 信任环——一张织体,三重保证
硅芯片背后的科学

几何即一种材料属性

我们的材料与硅芯片项目研究底层的几何如何约束它所能支撑的认知。这项工作横跨模拟模块设计、尊重局部性的布局,以及一项将信任根置于与计算同一张织体之内的安全内建机制。

传统观点

几何是晶圆厂强加的约束,架构师不得不耗费精力与之对抗。

我们的观点

几何是认知底层的一部分——当布局、模拟基准与信任根共享同一套组织原则时,局部性与能耗便不劳而获。

三条探究路线

科学的落脚之处

MS1

曲率原生布局

围绕认知底层所用几何基元组织的平面布局图。

grid-aligned curvature-native
奖励 围绕底层所用几何基元构建的平面布局图 惩罚 与认知基元相抗的矩形布局
MS2

模拟基准

带隙、PTAT 与感测通路均针对认知基元设计,而非事后改造去适配它们。

1.205 V 1.195 V −40 °C +125 °C target 1.20 V
奖励 针对认知基元设计的基准 惩罚 事后改造模拟电路以适配数字电路
MS3

硬件信任根

密封存储、锁定机制与后量子签名内置于芯片之中,而非事后硬贴上去。

audit signing-path key-store root-of-trust
奖励 与计算共享织体的信任基元 惩罚 在流片之后才硬贴上去的安全机制
模拟模块状态

四个基准,四个阶段

底层的模拟角落虽小却举足轻重。我们以诚实的状态追踪每一个模块——IP 级、SPICE 已验证、设计中,或布局中。

A1 IP

bandgap

reference voltage, temperature-invariant target

A2 SPICE

PTAT

proportional-to-absolute-temperature current source

A3 design

sense-amp

low-offset comparator on the cognitive sense path

A4 in-progress

PTAT layout

matched-pair layout under symmetry constraints

信任内建

在织体之内,而非硬贴上去

密封存储、锁定机制与后量子签名与计算并肩而存——同一块裸晶、同一份来源、同一套审计。

  • TPM inside-fabric trusted-platform core
  • secmem secure-memory partition, separate read path
  • sealed sealed storage bound to die identity
  • BCH error-correcting layer for one-time keys
  • Shamir split-secret recovery primitive
  • audit append-only, tamper-evident event log
  • lockout rate-limited retry policy in hardware
  • PKCS#11 post-quantum signing surface (ML-DSA-class)

差异化所在

差异化的押注在于底层与硅芯片共享一套组织原则。在二者共享之处,系统便不劳而获地拥有局部性与能效,因为物理本身已经完成了原本须由抽象去强制执行的工作。

横向贯通

该底层将认知、模拟与信任作为一张织体一同交付

在别处各自分属不同学科之处,我们将它们作为同一材料的组成部分一同交付。工程界面位于 几何原生;认知底层位于 认知与记忆