G1 Layout
Plantas organizadas em torno dos padrões de localidade que o substrato já prefere.
Os blocos que comunicam entre si ficam lado a lado. O orçamento de comprimento de fio é pago onde importa; o resto não paga nada.
Computação nativa em geometria
Silício onde a física já faz parte do trabalho.
Silício onde a física e a geometria da cognição são concebidas em conjunto.
GDS do controlador fechado DRC 0 LVS limpo carteira de assinatura PQ
A tese
Física que já faz a coisa certa
Computar é geometria: como a carga se move, como os sinais são encaminhados, como a localidade é imposta. A maioria dos chips trata essa geometria como restrição. Nós tratamo-la como substrato. A computação nativa em geometria significa conceber silício cujo layout, blocos analógicos e caminhos de sinal partilham os primitivos que o nosso substrato cognitivo usa, de modo que a física já está a fazer parte do trabalho.
a maioria dos chips → a geometria é uma restrição a combater
os nossos → a geometria é o substrato em que nos apoiamos
Como lá chegamos
Três lugares onde a geometria aparece
G2 Blocos analógicos
Referências e caminhos de deteção concebidos contra os primitivos cognitivos, e não o contrário.
Bandgap, PTAT e o caminho de deteção são afinados ao substrato, não adaptados a ele a posteriori. A referência faz parte do modelo, não é uma tolerância.
G3 Segurança
Raiz de confiança, armazenamento selado e assinatura pós-quântica vivem no mesmo tecido que a computação.
TPM + memória segura + armazenamento selado + BCH + Shamir + registo de auditoria + bloqueio + assinatura ML-DSA suportada por carteira — superfície integrável, não acoplada.
Run 11 · cns_ctrl_top
O controlador fechou num processo real de fundição.
Os números abaixo são medidos a partir do GDS, não de um slide de planeamento. São o único placar que um tape-out tem.
101,000
Células colocadas
Phase 6.A2 control top
0
Violações de DRC
foundry rule deck clean
clean
Estado LVS
schematic ↔ layout matched
Sky130
Nó de processo
open-PDK reference flow
Segurança · superfície integrável
Raiz de confiança no mesmo tecido que a computação.
Um pacote integrável, não algo acoplado. Dez componentes entregues em conjunto, com uma superfície de assinatura pós-quântica suportada por carteira e um estudo analógico de NTT na base.
01 TPM core shipped
02 secure memory core shipped
03 sealed storage core shipped
04 BCH codes error shipped
05 Shamir split shipped
06 audit log observ shipped
07 lockout policy shipped
08 PKCS#11 ML-DSA PQ sign wallet-backed
09 RTL skeleton fabric present
10 analog NTT fabric study
Progresso
Como o programa de geometria chegou ao silício
- 01Ano 1
Emulador de catraca térmica em funcionamento
Um substrato funcional para computação adaptativa com a stack de desenvolvimento completa por cima.
- 02Ano 2
Arranque dos blocos analógicos
IP de bandgap fechado; PTAT verificado em SPICE; layout de sense-amp e PTAT em iteração ativa.
- 03Ano 2
Integração de segurança entregue
TPM, memória segura, armazenamento selado, BCH, Shamir, registo de auditoria, bloqueio e uma superfície de assinatura pós-quântica suportada por carteira, com um esqueleto de RTL e um estudo analógico de NTT.
- 04Ano 3
GDS do controlador fechado
Bloco de topo de controlo da Fase-6.A2 fechado num processo de fundição. 101k células, zero DRC, LVS limpo.
O que é diferenciador
A aposta diferenciadora é que o substrato e o silício devem partilhar um princípio organizador. Onde o fazem, o sistema obtém localidade e energia gratuitamente, porque a física já está a fazer o trabalho que a abstração teria, de outro modo, de impor.