G1 版图
围绕底层本就偏好的局部性模式来组织布局规划。
彼此通信的模块相邻摆放。线长预算花在真正要紧之处;其余则分文不付。
几何原生计算
让物理本身已经替你完成部分工作的硅芯片。
硅芯片的物理特性与认知几何协同设计的计算底层。
控制器 GDS 已收敛 DRC 0 LVS 通过 PQ 签名钱包
核心论点
物理本身已在做正确的事
计算即几何:电荷如何流动、信号如何布线、局部性如何被强制实现。多数芯片把这种几何当作约束,而我们把它当作底层。几何原生计算意味着设计这样一种硅芯片——其版图、模拟模块与信号通路共享我们认知底层所用的基元,从而让物理本身已经替我们完成部分工作。
多数芯片 → 把几何当作需要对抗的约束
我们 → 把几何当作值得依托的底层
我们如何抵达
几何浮现的三个所在
G2 模拟模块
参考源与感测通路是依据认知基元来设计,而非反过来。
带隙、PTAT 与感测通路均针对底层调校,而非事后改配。参考源是模型的一部分,而非一项容差。
G3 安全
信任根、密封存储与后量子签名,与计算共处同一张织物之中。
TPM + 安全内存 + 密封存储 + BCH + Shamir + 审计日志 + 锁定 + 钱包背书的 ML-DSA 签名——即插即用的接面,而非外挂拼接。
Run 11 · cns_ctrl_top
该控制器已在真实代工工艺上收敛。
以下数字源自 GDS 实测,而非规划幻灯片。它们是流片唯一认可的记分牌。
101,000
已布局单元
Phase 6.A2 control top
0
DRC 违规
foundry rule deck clean
clean
LVS 状态
schematic ↔ layout matched
Sky130
工艺节点
open-PDK reference flow
安全 · 即插即用接面
信任根与计算共处同一张织物。
这是即插即用的整套件,而非外挂拼接。十个组件一并交付,配备钱包背书的后量子签名接面,底部还附有一项模拟 NTT 研究。
01 TPM core shipped
02 secure memory core shipped
03 sealed storage core shipped
04 BCH codes error shipped
05 Shamir split shipped
06 audit log observ shipped
07 lockout policy shipped
08 PKCS#11 ML-DSA PQ sign wallet-backed
09 RTL skeleton fabric present
10 analog NTT fabric study
进展
几何计划如何走向硅
- 01第 1 年
热棘轮仿真器跑通
一套用于自适应计算的可运行底层,其上承载完整的发育式技术栈。
- 02第 2 年
模拟模块开通
带隙 IP 已收敛;PTAT 在 SPICE 中通过验证;感测放大器与 PTAT 版图正在积极迭代。
- 03第 2 年
安全件交付
TPM、安全内存、密封存储、BCH、Shamir、审计日志、锁定,以及钱包背书的后量子签名接面,并附 RTL 骨架与一项模拟 NTT 研究。
- 04第 3 年
控制器 GDS 收敛
Phase-6.A2 控制顶层模块已在代工工艺上收敛。101k 单元、零 DRC、LVS 通过。
差异化所在
差异化的押注在于:底层与硅应当共享同一组织原则。凡两者契合之处,系统便免费获得局部性与能效,因为物理本身已经在做那些原本需要抽象层去强制实现的工作。