Una arquitectura sobre un eje continuo, criada sobre el stack.
Explorar LoominumEmpresa
Investigación
Ciencia
Acerca de
Silicon donde la física ya hace parte del trabajo.
Silicon donde la física y la geometría de la cognición se diseñan juntos.
El cómputo es geometría: cómo se mueve la carga, cómo se enrutan las señales, cómo se impone la localidad. La mayoría de los chips tratan esa geometría como restricción. Nosotros la tratamos como sustrato. El cómputo geometría-nativo significa diseñar silicon cuyo layout, bloques analógicos y rutas de señal comparten los primitivos que usa nuestro sustrato cognitivo, de modo que la física ya está haciendo parte del trabajo.
Floor-plans organizados en torno a los patrones de localidad que el sustrato ya prefiere.
Los bloques que se hablan entre sí quedan colocados uno junto a otro. El presupuesto de longitud de pista se paga donde importa; el resto no paga nada.
Referencias y rutas de sensado diseñadas contra los primitivos cognitivos, no al revés.
El bandgap, el PTAT y la ruta de sensado se ajustan al sustrato, no se readaptan a él. La referencia es parte del modelo, no una tolerancia.
Raíz de confianza, almacenamiento sellado y firma post-cuántica viven dentro del mismo tejido que el cómputo.
TPM + memoria segura + almacenamiento sellado + BCH + Shamir + registro de auditoría + bloqueo + firma ML-DSA respaldada por wallet — superficie drop-in, no añadida.
Las cifras de abajo están medidas desde el GDS, no desde una diapositiva de planificación. Son el único marcador que tiene un tape-out.
Un bundle drop-in, no un añadido. Diez componentes entregados juntos, con una superficie de firma post-cuántica respaldada por wallet y un estudio de NTT analógico al fondo.
Un sustrato funcional para el cómputo adaptativo con todo el stack de desarrollo encima.
IP de bandgap cerrada; PTAT verificado en SPICE; layout de sense-amp y PTAT en iteración activa.
TPM, memoria segura, almacenamiento sellado, BCH, Shamir, registro de auditoría, bloqueo y una superficie de firma post-cuántica respaldada por wallet, con un esqueleto de RTL y un estudio de NTT analógico.
Bloque de control de nivel superior de la Fase-6.A2 cerrado sobre un proceso de foundry. 101k celdas, cero DRC, LVS limpio.
La apuesta diferencial es que el sustrato y el silicon deberían compartir un principio organizador. Allí donde lo hacen, el sistema obtiene localidad y energía gratis, porque la física ya está haciendo el trabajo que, de otro modo, la abstracción tendría que imponer.
