G1 レイアウト
基板がすでに好む局所性パターンを軸に構成したフロアプラン。
互いに通信するブロックは隣り合わせに配置されます。配線長の予算は重要なところで支払われ、それ以外は何も支払いません。
ジオメトリ・ネイティブ・コンピューティング
物理特性がすでに仕事の一部をこなしているシリコン。
物理特性と認知のジオメトリを共同設計した、シリコン基板です。
コントローラ GDS クローズ DRC 0 LVS クリーン PQ 署名ウォレット
命題
すでに正しいことをこなす物理特性
コンピュートとはジオメトリです——電荷がどう動くか、信号がどう経路を取るか、局所性がどう強制されるか。ほとんどのチップはそのジオメトリを制約として扱います。私たちは基板として扱います。ジオメトリ・ネイティブ・コンピューティングとは、レイアウト、アナログブロック、信号経路が、私たちの認知基板が用いるプリミティブを共有するシリコンを設計することを意味します。そうして物理特性がすでに仕事の一部をこなすのです。
ほとんどのチップ → ジオメトリは戦うべき制約
私たち → ジオメトリは活かすべき基板
そこへ至る方法
ジオメトリが現れる三つの場所
G2 アナログブロック
リファレンスとセンス経路を、後付けではなく認知プリミティブに合わせて設計します。
バンドギャップ、PTAT、センス経路は基板に合わせて調整されており、後付けではありません。リファレンスは公差ではなく、モデルの一部です。
G3 セキュリティ
ルート・オブ・トラスト、封印ストレージ、ポスト量子署名が、コンピュートと同じファブリックの内側に存在します。
TPM + セキュアメモリ + 封印ストレージ + BCH + Shamir + 監査ログ + ロックアウト + ウォレット連動の ML-DSA 署名——後付けではなく、ドロップイン・サーフェスです。
Run 11 · cns_ctrl_top
コントローラは実際のファウンドリプロセスでクローズしました。
下の数値は計画スライドではなく GDS から実測したものです。テープアウトが持つ唯一のスコアボードです。
101,000
配置されたセル数
Phase 6.A2 control top
0
DRC 違反
foundry rule deck clean
clean
LVS ステータス
schematic ↔ layout matched
Sky130
プロセスノード
open-PDK reference flow
セキュリティ · ドロップイン・サーフェス
コンピュートと同じファブリックにあるルート・オブ・トラスト。
後付けではなく、ドロップイン・バンドルです。ウォレット連動のポスト量子署名サーフェスと、最下層のアナログ NTT スタディを伴い、10 のコンポーネントがまとめて出荷されます。
01 TPM core shipped
02 secure memory core shipped
03 sealed storage core shipped
04 BCH codes error shipped
05 Shamir split shipped
06 audit log observ shipped
07 lockout policy shipped
08 PKCS#11 ML-DSA PQ sign wallet-backed
09 RTL skeleton fabric present
10 analog NTT fabric study
進捗
ジオメトリ・プログラムがシリコンに到達するまで
- 011 年目
サーマル・ラチェット・エミュレータが稼働
適応的コンピュートのための機能的な基板に、開発スタック一式を載せたもの。
- 022 年目
アナログブロックの立ち上げ
バンドギャップ IP をクローズ。PTAT を SPICE で検証。センスアンプと PTAT のレイアウトは活発に反復中。
- 032 年目
セキュリティ・ドロップインを出荷
TPM、セキュアメモリ、封印ストレージ、BCH、Shamir、監査ログ、ロックアウト、そしてウォレット連動のポスト量子署名サーフェスを、RTL スケルトンとアナログ NTT スタディとともに。
- 043 年目
コントローラ GDS をクローズ
Phase-6.A2 制御トップレベルブロックをファウンドリプロセスでクローズ。101k セル、DRC ゼロ、LVS クリーン。
差別化要因
差別化となる賭けは、基板とシリコンが組織化の原理を共有すべきだという点にあります。それが成り立つところでは、システムは局所性とエネルギーを無償で得ます。なぜなら、抽象化が本来強制しなければならない仕事を、物理特性がすでにこなしているからです。